[导读]3DIC Compiler协同设计与阐发解决方案连系新思科技IP，加快英特尔代工EMIB手艺的异构集成 •新思科技人工智能(AI)驱动型多裸晶芯片(Multi-die)设计参考流程已扩大至英特尔代工(Intel Foundry)的EMIB进步前辈封装手艺，可晋升异构集成的成果质量; •新思科技3DIC Compiler是一个从摸索到签核的同一平台，可撑持采取英特尔代工EMIB封装手艺的多裸晶芯片协同设计; •新思科技用在多裸晶芯片设计的IP撑持高效的芯片到芯片(die-to-die)毗连和高内存带宽要求。 加利福尼亚州桑尼维尔，2024年7月9日 – 新思科技(Synopsys, Inc.，纳斯达克股票代码：SNPS)近日公布推出头具名向英特尔代工EMIB进步前辈封装手艺的可量产多裸晶芯片设计参考流程，该流程采取了Synopsys.ai™ EDA周全解决方案和新思科技IP。该颠末优化的参考流程供给了一个同一的协同设计与阐发解决方案，经由过程新思科技3DIC Compiler加快从芯片到系统的各个阶段的多裸晶芯片设计的摸索和开辟。另外，新思科技3DSO.ai与新思科技3DIC Compiler原生集成，实现了旌旗灯号、电源和热完全性的优化，极年夜水平地提高了出产力并优化系统机能。 新思科技EDA事业部计谋与产物治理副总裁Sanjay Bali暗示：“跟着带宽需求飙升至全新高度，很多公司正在加快转向多裸晶芯片设计，以提高其人工智能(AI)和高机能计较(HPC)利用的处置能力和机能。我们与英特尔代工持久深切合作，面向其EMIB封装手艺打造可量产的AI驱动型多裸晶芯片设计参考流程，为我们的配合客户供给了周全的解决方案，助力他们成功开辟十亿至万亿级晶体管的多裸晶芯片系统。” 英特尔代工副总裁兼生态系统手艺办公室总司理Suk Lee暗示：“应对多裸晶芯片架构在设计和封装上的复杂性，需要采取一种周全整体的方式来解决散热、旌旗灯号完全性和互连方面的挑战。英特尔代工的制造与进步前辈封装手艺，连系新思科技经认证的多裸晶芯片设计参考流程和可托IP，为开辟者供给了一个周全且可扩大的解决方案，使他们可以或许操纵英特尔代工EMIB封装手艺来快速实现异构集成。” 面向多裸晶芯片设计的AI驱动型EDA参考流程和IP 新思科技为快速异构集成供给了一个周全且可扩大的多裸晶芯片系统解决方案。该从芯片到系统的周全解决方案可实现初期架构摸索、快速软件开辟和系统验证、高效的芯片和封装协同设计、稳健的芯片到芯片毗连，和更高的制造和靠得住性。新思科技3DIC Compiler是该多裸晶芯片系统解决方案的要害构成部门，它与Ansys RedHawk-SC Electrothermal™多物理场手艺相连系，解决了2.5D/3D多裸晶芯片设计中要害的供电和散热的签核问题，已被多位全球领先科技客户采取。另外，该解决方案还可经由过程针对2.5D和3D多裸晶芯片设计的自立AI驱动型优化引擎新思科技3DSO.ai，敏捷地年夜幅晋升系统机能和功效质量。 今朝，新思科技正在面向英特尔代工工艺手艺开辟IP，供给构建多裸晶芯片封装所需的互连，下降集成风险并加速产物上市时候。相较在传统的手动流程，新思科技IP和新思科技3DIC Compiler相连系可以供给主动布线、中介层研究和旌旗灯号完全性阐发，从而削江南体育减工作量高达30%，并晋升功效质量15%(以裕度权衡)。

7月14日动静，近期有爆料称，国产EDA年夜厂最先年夜范围裁人，裁人比例高达50%，乃至软件部分接近60%。

时隔三年，备受注视的2023年度国度科学手艺前进奖在6月24日在首都人平易近年夜礼堂进行。由芯和半导体与上海交通年夜学等单元合作的项目“射频系统设计主动化要害手艺与利用”荣获2023年度国度科技前进奖一等奖。